This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

Requested Patent:

JP63128736

Title:

SEMICONDUCTOR ELEMENT

Abstracted Patent:

JP63128736

Publication Date:

1988-06-01

Inventor(s):

NISHIMURA YOSHIRO

Applicant(s):

OLYMPUS OPTICAL CO LTD

Application Number:

JP19860274173 19861119

Priority Number(s):

IPC Classification:

H01L23/04; H01L23/28; H01L23/32; H01L23/52; H01L25/08

Equivalents:

ABSTRACT:

PURPOSE: To dispose a plurality of semiconductor chips in three dimensions on a loading substrate and to decrease a required area per one chip so that chip board composition of high mounting density can be realized, by fixing a first semiconductor chip on a loading substrate and disposing a second semiconductor chip in three dimensions on the first semiconductor chip and connecting the respective semiconductor chips with respective conductive patterns on the loading substrate and sealing the respective semiconductor chips.

CONSTITUTION:A first semiconductor chip 2 is fixed on a loading substrate 1, which consists of ceramics and glass-epoxy resin and the like, by die bonding. Bonding pads of the chip 2 are connected with conductive patterns, which are formed on the loading substrate 1, by the use of bonding wires 3, and next a cap 4 is put and sticked on the substrate 1 so as to seal the substrate 1. Bonding pads of a second semiconductor chip 5 fixed on the cap 4 are connected with the conductive patterns on the substrate 1 by the use of bonding wires 6. Sealing resin of a polyimide group is potted to entirely seal the cap 4, which seals the first semiconductor chip 2, and the second semiconductor chip 5 mounted on the cap 4.

⑩日本国特許庁(JP)

⑩特許出願公開

母公開特許公報(A)

昭63-128736

	@Int.Cl.4	を理番号	理番号 ⑬公開 昭和63年	988)6月1日
23/28 Z -6835-5F 23/32 E -8728-5F 23/52 8728-5F	23/32 23/52	35-5F 35-5F 28-5F 28-5F	35—5F 35—5F 28—5F 28—5F	

⊗発明の名称 半導体素子

②特 顧 昭61-274173

❷出 願 昭61(1986)11月19日

東京都渋谷区幡ケ谷2丁目43番2号 オリンパス光学工業

株式会社内

⑪出 顋 人 オリンパス光学工業株

東京都渋谷区幡ケ谷2丁目43番2号

式会社

砂代 理 人 弁理士 最上 健治

明相書

1. 発明の名称

半導体素子

2. 特許建攻の範囲

搭載基板に第1の半導体チップをダイボンドにより固着し、該第1の半導体チップ上に第2の半導体チップとは第2の半導体チップを立体的に配置して、各半導体チップをそれぞれ搭載基板上の導電パターンに接続すると共に、各半導体チップを封止したことを特徴とする半導体宏子。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、半導体チップを搭載基板上に接続 固定してなる、チップオンボード構成の半導体素 子に関する。

(従来の技術)

従来のチップオンボード(C. O. B) 構成の半導体素子は、第8図以、®に示すように、セラミックやガラス・エボキシ樹脂などからなる基板21上に、半導体チップ22を直接ダイボンドにより固

着し、数半導体チップ22のボンディングパッドと 前記基板21上に形成した導電パターンとをボンディングワイヤ23で接続したのち、対止樹脂24ある いはキャップ25で対止を行っている。また基板21 上には必要に応じ他のチップ部品26が搭載されている。

(発明が解決しようとする問題点)

ところが、従来のチップオンボード構成の半導体素子は、高板上に半導体チップを1個づつ平面的に配置しているため、多数の半導体チップを基板上に搭載する場合は、半導体チップ数分の面積を必要とし、高実装密度が得られないという問題点があった。

本発明は、従来のチップオンボード構成の半導体素子のかかる問題点を解決するためなされたもので、高実装密度を有するチップオンボード構成の半導体素子を提供することを目的とするものである。

(問題点を解決するための手段及び作用)

上記問題点を解決するため、本発明は、格蔵基

板に第1の半導体チップをダイボンドにより固着 し、拡第1の半導体チップ上に第2の半導体チッ プを立体的に配置して、各半導体チップをそれぞ れ搭載器板上の単電パターンに接続すると共に、 各半導体チップを封止して半導体素子を構成する ものである。

このように構成することにより、2個の半導体 チップを立体的に実装され、1チップ当たりの実 装面積の縮小化が計れ、萬密度実装が可能となる。 (実施例)

以下実施例について説明する。第1図は、本発明に係る半導体素子の第1実施例を示す断面図である。この実施例は、セラミックやガラス・ボキシ樹脂等からなる搭載基板1に第1の半導体チップ2をダイボンドにより固着し、抜チップ2のボンディングパッドと前記搭取基板1上に形成した単電パターンをボンディングワイヤ3を用いて接続したのちセラミック・ガラスエボキシ樹脂などからなるキャップ4を被せて基板1に接着し、針止を行う。

キップ (と、族キャップ (上にダイボンディング して敬置した第 2 半導体チップ 5 とに第 2 のキャップ 9 を被せて基板 1 に接着し、これらを一体的 に対止するものである。

第3図は、本発明の第3実施例を示す断面図である。この実施例は搭載基板1に第1の半導体チップ2をダイボンドで固著し、抜チップ2のボンディングパッドと搭載基板1上に形成した導電パターンとをボンディングワイヤ3で接続したのち、対止樹脂をポッティングして対止部10を形成する。なお、このポッティングによる対止部10を形成する。

次いでポッティング封止部10の上面に第2半導体チップ5をダイボンドにより固著したのち、彼チップ5のボンディングパッドと基板1の導電パターンとをボンディングワイヤ6で接続し、更に第1半導体チップ2に旋した封止部10と、前記第2半導体チップ5とを一体的に封止するように、封止樹脂をポッティングして対止部11を形成し、半導体素子を構成するものである。

次いで刺記キャップ 4 上に第2の半導体チップ 5 をダイボンドにより固着し、該第2 半導体チップ 5 のボンディングパッドと基板 1 上の導電パターンとをボンディングワイヤ 6 で接続し、最後にエポキシ・ポリイミド・シリコン系などの対止制 励を、第1 半導体チップ 2 を封止したキャップ 4 及びその上に 敬置した 第2 半導体チップ 5 の全体を対止するようにポッティングして対止部7を形成し、チップオンボード構成の半導体素子を構成する。8 は基板 1 上に接続固定した他のチップ部品である。

このように構成することにより、1個の半導体 チップ取付面積に対して2個の半導体チップを搭載することができ、高実装密度が得られる。

第2図は、本発明の第2実施例を示す断回図である。この実施例は、第1図に示した実施例における針止樹脂のポッティングにより形成した針止部7で第2半導体チップを封止する代わりに、キャップを用いて針止したものである。すなわち、図示のように、第1半導体チップ2を封止したキ

第4回は、本発明の第4実施例を示す断面図である。この実施例は、上記各実施例と同様に、格報基板1に第1半導体チップ2をダイポンドにより囲著し、該チップ2のポンディングパッドと基板1の導電パターンとをポンディングワイヤ3で接続したのち、このポンディングワイヤ3を含めた第1半導体チップ2より若干大きい内側面積を有し、且つ第1半導体チップ2より若干等に形成した四角形状の枠を、第1半導体チップ2を囲むように基板1上に載置して接着する。

次いで嫁枠12上に第2半導体チップ5をダイボンドにより接着し、該チップ5と基板1とをポンディングワイヤ6で接続したのち、前記枠12及び第2半導体チップ5を含めて封止するように封止樹脂をポッティングして封止部13を形成する。

この実施例では封止工程が一回で済むという利 点がある。

第5回は、本発明の第5実施例を示す断回図で ある。この実施例では搭載蓄板1に第1半導体チップ2をダイボンドにより固着して、抜チップ2

第6回は、本発明の第6実施例を示す断面図である。この実施例は、第1回に示した実施例と同様に第1半導体チップ2に封止用キャップ4を被せたのち、該キャップ4上に該キャップ4とほぼ同一の外形を有するワイヤショート助止用枠16を接着する。次いで該封止用キャップ4の上面に第2半導体チップ5をダイボンドで接着したのち、該チップ5のボンディングバッドと基板1の電腦

グパッドと基板 1 上に形成された源電パターンと をポンディングワイヤ 3 で接続したのち、封止樹 脂をポッティングして封止部10を形成する。

次に、この封止部10の2倍以上の高さを有し、 上版18'の内面の一部から側板18'の内面を通り、 技側板18'の外面下端部に到る所定の写電パター ン19を形成したキャップ18の上板18'の内面に第 2 半導体チップ 5 をダイボンドにより接着し、抜 チップ 5 のボンディングパッドとキャップ18の内 面に形成したする。次にこのように構成したキャップ18を、約記第1半導体チップ 2 を封止したキャップ18を、約記第1半導体チップ 2 を共に、キャップ18の側板18'の外面底部に形成されている導 ロバターン19と基板1に形成されている導 ロバターン19と基板1に形成されている導 はバターン19と基板1に形成されている導 ロバターン19と基板1に形成されている導 はバターン20等により接続し、半導体業子を 構成するものである。

本発明は、上記各実施例に示したものに限らず、 例えば上記各実施例に示した第1半導体チップ及 び第2半導体チップに対する封止手段あるいはそ パターンとをポンディングワイヤ6で接続する。 この際ポンディングワイヤ6はワイヤショート防 止用枠16で支持されるように配設される。次いで キャップ4及び第2半導体チップ5及び枠16の金 体を針止するように針止用樹屋をポッティングし て針止部17を形成する。

一般に2つの半導体チップを立体的に配置した場合高さが高くなり、したがって第2チップのボンディングパッドと基板の導電パターンとを接続するポンディングワイヤの長さが長くなり、抜りイヤとチップエッジ間のショートが発生しやすくなるが、この実施例では、第2半導体チップ5のボンディングパッドへ接続されるボンディングワイヤショート防止用枠16で保持されているため、上記ワイヤショートの発生を有効に防止することができる。

第7図は、本発明の第7実施例を示す断面図で ある。この実施例は、第3図に示した第3実施例 のように、搭載基板1に第1半球体チップ2をダ イボンドにより囲着し、放チップ2のボンディン

れら支持手段等は適宜組み合わせることができる。 (発明の効果)


以上実施例に基づいて説明したように、本免明によれば、複数個の半導体チップを搭載基板上に立体的に配設したので、1チップ当たりの所要面積を減少させ、高実装密度のチップオンボード構成の半導体素子を得ることができる。

4. 図面の簡単な説明


第1回乃至第7回は、それぞれ本発明の第1乃 至第7実施例を示す断面図、第8図は(A)、60は、 従来のチップオンボード構成の半導体案子の構成 例を示す断面図である。

図において、1 は搭載基板、2 は第1 半導体チップ、3.6 はボンディングワイヤ、4.9 はキャップ、5 は第2 半導体チップ、7.10.11.13.15,17は対止部、8 はチップ部品、12 は枠、14 は台板、16 はワイヤショート防止用枠、18 はキャップ、19 は導電パターン、20 はハンダを示す。


特許出版人 オリンパス光学工業株式会社 代理人弁理士 毎 ト ロ ル



第2図




第3図




第4図


第5図



第6図



第7図



第8図

